Все статьи автора в журнале: Зобов О.В.

1. Аппаратный ускоритель вывода трансформерных нейронных сетей с вычислительным конвейером переменной гранулярности

   A Hardware accelerator for transformer neural network inference with a variable-grain computational pipeline

   Номер: 2026 / 01

   Зобов О.В. | Zobov O.V. | zobovov@student.bmstu.ruzobovov@student.bmstu.ru

   Авторы статьи

   Authors

   Зобов О.В.

   Zobov O.V.

   zobovov@student.bmstu.ru

   zobovov@student.bmstu.ru

   ---

   Аппаратный ускоритель вывода трансформерных нейронных сетей с вычислительным конвейером переменной гранулярности

    

   УДК 004.31+004.85

   DOI: 10.36652/0869-4931-2026-80-1-35-42

    

   Вычислительная сложность трансформерных нейросетей, особенно их механизма внимания и нелинейных функций, создает трудности для их эффективной аппаратной реализации. В статье предложена архитектура аппаратного ускорителя вывода трансформерных нейросетей в задачах компьютерного зрения, реализуемая на программируемых пользователем вентильных матрицах (ППВМ). Предложенный ускоритель базируется на вычислительном конвейере с переменной гранулярностью, который адаптирует обработку данных для различных этапов вычислений. Это позволяет существенно экономить дефицитные блоки цифровой обработки сигналов. Синтез аппаратного ускорителя для модели трансформерной нейронной сети SimViT-Micro на ППВМ Xilinx VU9P подтвердил эффективность предложенной архитектуры и ее конкурентоспособность.

    

   ---

   Ключевые слова

   глубокое обучение, аппаратный ускоритель, структурно-фиксированный ускоритель, трансформерная нейронная сеть, архитектура вычислительных систем, компьютерное зрение, программируемая пользователем вентильная матрица

   A Hardware accelerator for transformer neural network inference with a variable-grain computational pipeline

   The computational complexity of transformer neural networks, especially their attention mechanism and nonlinear functions, creates challenges for their efficient hardware implementation. The architecture of a hardware accelerator for transformer neural network inference in computer vision tasks, implemented on user programmable gate arrays is proposed. The proposed accelerator is based on a variable-grain computational pipeline that adapts data processing for different computational stages. This allows for significant savings in scarce digital signal processing units. Synthesis of a hardware accelerator for the SimViT-Micro transformed neural network model on a Xilinx VU9P FPGA confirmed the effectiveness and competitiveness of the proposed architecture.

   ---

   Keywords

   deep learning, hardware accelerator, structure-fixed accelerator, transformer neural network, computing system architecture, computer vision, user programmable gate array